數字 T/R 模塊

數字相控陣係統相比於模擬相控陣在掃描速度、指向精度、多目標能力、係統靈活度和一致性、多方麵性能優勢明顯。但數字TR的成本和功耗相對於模擬TR會高很多,這在很大程度上製約了數字相控陣的發展。近年來,隨著國內IC設計、工藝能力的提升,多通道高集成度模數混合芯片的逐步升級和推出,數字相控陣低成本化也逐步成為了可能。


●    該數字TR組件是針對某大型全空域多目標統一係統進行專項設計開發的

●    該係統為半球形,采用共形全數字相控陣體製。TR通道數達近幾萬數量級,如此龐大規模的相控陣係統在全國範圍內中實屬首例,工程技術難度非常高

●    數字TR組件作為整個係統中的核心部件,其指標要求高,成本要求低

  • 圖1 數字TR組件(直視圖)

    圖1 數字TR組件(直視圖)

  • 圖2 數字TR組件(爆炸圖)

    圖2 數字TR組件(爆炸圖)

●    高集成度

數字TR組件為高性能、高集成度的數模混合FDD8收8發組件。該組件集雙工器、射頻放大、混頻、本振與數模/模數轉換為一體,采用超外差結構



圖3數字TR模塊功能框圖


采用頻分雙工的形式同時對信號進行接收和發射;在接收方向:數字TR組件完成8路S頻段射頻信號低噪聲放大、濾波、模擬下變頻、ADC、數字下變頻已經並/串轉換等相關數字化處理;在發射方向:數字TR組件完成8路上行數字信號串/並轉換、數字上變頻、DAC、模擬上變頻、濾波及功率放大等處理;數字邏輯處理與接口單元完成8路發射信號和8路接收信號的DDC、DUC、通道均衡、並/串轉換以及多通道數據複用等處理,並基於串行傳輸協議通過10Gbps高速數字傳輸與下一級信號預處理板卡互聯

 

●    超高收發隔離

在設計中為了保證150dB大隔離度的要求下,采用收發分腔設計,收發電路分別附著於雙工器的正反兩麵。采用三維互聯技術,一體化設計減少連接器數量,如功放與雙工器的集成設計,保證了發射泄露最小,避免影響隔離的同時最大化利用了空間布局。部分電路采用數模一體化布局布板,板層高達14層,進一步提高了數模集成度


●    數模同步

在數字硬件設計中為了實現時鍾同步,采用同樣一個參考時鍾源,且選用了高頻率穩定度、高精度PLL、低達fs級抖動的PLL來實現對內部要求的各路由參考時鍾衍生的時鍾產生。在電路設計上,嚴格規範走線形式,以降低走線的分布參數和空間幹擾引起的時鍾質量的惡化,從而保證時鍾同步質量。

在多路ADC和多路DAC同步上,PCB設計走線均嚴格控製時鍾和數據線等長,同時通過選用靈活可配的給ADC和DAC衍生時鍾芯片,選用內部時鍾延遲TAP值可配的ADC芯片,采用軟件調整計算的方式來校正每路ADC和DAC的時鍾源偏差、各路ADC及DAC時鍾走線偏差、各ADC采樣時刻點之間或DAC轉換時間點的偏差、開機隨機相位誤差等待。在開機時統一執行校正和同步操作,實現開機後高達ps級別的同步性能


●   工作頻率:S頻段

●   發射帶內多信號共存:信號數≤16,信號瞬時帶寬≤101MHz,典型信號形式包括單音、調幅、調頻、調相、直接擴頻等波形

●   輸入信號:14bit IQ采樣串行數據流

●   平均輸出功率:≥22.5dBm(單載波輸出值天線連接器)

●   發射增益:30dB可調範圍,1dB步進

●   功放三階互調:在工作頻率範圍內輸入任意頻率間隔總功率低於額定功率7dB的兩載波時,三階互調≤-49dBc;輸入三個及以上載波時,兩兩載波之間三階互調≤-47dBc

●   額定功率發射時,落於接收帶內的個階有源/無源交調、諧波、雜散等幹擾譜線引起的接收通道噪聲溫度的增加(折算到場放輸入端)不大於10K

●   雜波抑製:≤-60dBc(含RF濾波器測試)

●   二次、三次諧波:≤-60dBc(含RF濾波器測試)

●   發射帶外抑製:≤-45dBc(暫定)

●   接收信號動態範圍:-170.8dBm~-98.8dBm(天線連接器入口)

●   噪聲係數≤1.5dB(常溫下測量)

●   接收增益:60~100dB可調,1dB步進可調

●   輸出信號:14bit IQ采樣串行數據流

●   輸入場放(LNA)IIP3≥13dBm

●   無雜散動態範圍:≤-76dBc(輸出-1BFS單音信號)

●   本振、射頻雜波抑製:≤-72dBc

●   鏡頻抑製:≤-60dBc


AG娱乐官网 AG亚游电投 AG国际厅 亚游客户端 AG亚游贵宾厅 亚美国际 AG亚游集团 和记娱乐 AG电玩官网 亚美国际